


Prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
19 Luglio 2022

Viene richiesto di progettare un circuito in grado di generare due uscite: A e $\bar{A}$. In particolare definiamo come da figura:

- ramo 1: il ramo che produce l'uscita A utilizzando N (con N pari) invertitori
- ramo 2: il ramo che produce l'uscita $\bar{A}$ utilizzando $N-1$ invertitori.




Questo circuito rappresenta necessariamente il carico per un determinato driver e quindi le specifiche di progetto impongono che **la capacità al nodo di ingresso del circuito sia fissata** e sia quindi un dato di progetto assieme alle capacità di carico sui nodi di uscita C_{L1} e C_{L2} .

1. Utilizzando quanto appreso dalla metodologia del *logical effort* e **fissato il numero N di stadi** si scriva l'espressione che consente di minimizzare il tempo di generazione delle uscite A e $\bar{A}$.
2. Si consideri il circuito di figura con $N=2$, il vincolo sulla **capacità totale** al nodo di ingresso A del circuito impone $C_{IN}=15$ fF, mentre $C_{L1}=300$ fF e $C_{L2}=210$ fF e $p_{inv}=3$. Utilizzando i risultati di cui al punto precedente, trovare i dimensionamenti di tutti gli invertitori del circuito che minimizzano il tempo di generazione dei segnali A e $\bar{A}$.

(SUGGERIMENTO: dati i vincoli di progetto, si otterrà un'equazione di terzo grado in cui solo una delle soluzioni risulta fisicamente sensata.)

Si consideri il *gate* asimmetrico con dimensionamento dei transistori della rete di *pull down* diversi:



3. Assumendo che tutti i MOSFET abbiano $L=L_{MIN}$ e con il vincolo che $t_{rise,worst-case} = t_{fall,worst-case}$, si riportino le espressioni relative al *logical effort* per l'ingresso IN e per l'ingresso $RESET$.